Chinaunix首页 | 论坛 | 博客
  • 博客访问: 3130726
  • 博文数量: 241
  • 博客积分: 15936
  • 博客等级: 上将
  • 技术积分: 25228
  • 用 户 组: 普通用户
  • 注册时间: 2007-03-27 11:22
个人简介

Fedora-ARM

文章分类
文章存档

2016年(3)

2014年(1)

2013年(3)

2012年(50)

2011年(61)

2010年(26)

2009年(27)

2008年(21)

2007年(49)

分类: 服务器与存储

2011-08-15 14:03:02

今天在查资料的时候无意中看到这篇写Nand Flash的文章很不错,转载如下

闪存简介:
    闪存是可通过电擦写和重编程的非挥发性计算机存储器。闪存技术主要应用在计算机和其他数字设备间传输数据的存储卡和USB盘上。它是一种可用大块擦写和重编程技术访问的特殊类型的EEPROM (Electrically Erasable Programmable Read-Only Memory)。闪存不需要电源维持芯片内保存的数据。另外闪存相比硬盘有数倍的访问速度并且更抗震动。它可以经受很大的压力,极端的温度,甚至可以浸泡在水中仍然保持可用。

    FLASH MEMORY主要采用两种规格的技术:NAND和NOR。

    NOR型与NAND型闪存的区别很大,打个比方说,NOR型闪存更像内存,有独立的地址线和数据线,但价格比较贵,容量比较小;而NAND型更像硬盘,地址线和数据线是共用的I/O线,类似硬盘的所有信息都通过一条硬盘线传送一般,而且NAND型与NOR型闪存相比,成本要低一些,而容量大得多。因此, NOR型闪存比较适合频繁随机读写的场合,通常用于存储程序代码并直接在闪存内运行,手机就是使用NOR型闪存的大户,所以手机的“内存”容量通常不大;NAND型闪存主要用来存储资料,我们常用的闪存产品,如闪存盘、数码存储卡都是用NAND型闪存。在大部分应用中都采用NAND FLASH,以下的芯片选型都是关于NAND FLASH。

NAND型闪存的技术特点:
    内存和NOR型闪存的基本存储单元是bit,用户可以随机访问任何一个bit的信息。而NAND型闪存的基本存储单元是页(Page)(可以看到,NAND型闪存的页就类似硬盘的扇区,硬盘的一个扇区也为512字节)。每一页的有效容量是512字节的倍数。所谓的有效容量是指用于数据存储的部分,实际上还要加上16字节的校验信息,因此我们可以在闪存厂商的技术资料当中看到“(512+16)Byte”的表示方式。目前2Gb以下容量的NAND型闪存绝大多数是(512+16)字节的页面容量,2Gb以上容量的NAND型闪存则将页容量扩大到(2048+64)字节。

    NAND型闪存以块为单位进行擦除操作。闪存的写入操作必须在空白区域进行,如果目标区域已经有数据,必须先擦除后写入,因此擦除操作是闪存的基本操作。一般每个块包含32个512字节的页,容量16KB;而大容量闪存采用2KB页时,则每个块包含64个页,容量128KB。

    每颗NAND型闪存的I/O接口一般是8条,每条数据线每次传输(512+16)bit信息,8条就是(512+16)×8bit,也就是前面说的512字节。但较大容量的NAND型闪存也越来越多地采用16条I/O线的设计,如三星编号K9K1G16U0A的芯片就是64M×16bit的NAND型闪存,容量1Gb,基本数据单位是(256+8)×16bit,还是512字节。

    寻址时,NAND型闪存通过8条I/O接口数据线传输地址信息包,每包传送 8位地址信息。由于闪存芯片容量比较大,一组8位地址只够寻址256个页,显然是不够的,因此通常一次地址传送需要分若干组,占用若干个时钟周期。 NAND的地址信息包括列地址(页面中的起始操作地址)、块地址和相应的页面地址,传送时分别分组,至少需要三次,占用三个周期。随着容量的增大,地址信息会更多,需要占用更多的时钟周期传输,因此NAND型闪存的一个重要特点就是容量越大,寻址时间越长。而且,由于传送地址周期比其他存储介质长,因此 NAND型闪存比其他存储介质更不适合大量的小容量读写请求。

NAND闪存的架构:
    NAND闪存可分为两大架构,分别是单层式储存(Single Level Cell),即SLC;多层式储存(Multi Level Cell),即MLC。还有一类多位式存储(Multi Bit Cell),即MBC,由英飞凌(Infineon)与赛芬半导体(Saifun Semiconductors)合资利用NROM技术共同开发的NAND架构,技术上的问题目前还没有得到广泛应用。网上相关资料也非常有限,因此暂时不做讨论。
    MLC是英特尔(INTEL)在1997年9月最先研发成功的,其原理是将两个位的信息存入一个浮动栅(Floating Gate,闪存存储单元中存放电荷的部分),然后利用不同电位的电荷,透过内存储存格的电压控制精准读写。即一个Cell存放多个bit,现在常见的MLC架构闪存每Cell可存放2bit,容量是同等SLC架构芯片的2倍,其发展速度远快于曾经的SLC架构。
    SLC技术与EEPROM原理类似,只是在浮置闸极(Floating gate)与源极(Source gate)之中的氧化薄膜更薄,其数据的写入是透过对浮置闸极的电荷加电压,然后可以透过源极,即可将所储存的电荷消除,采用这样的方式便可储存每1个信息位,这种技术的单一位方式能提供快速的程序编程与读取,不过此技术受限于低硅效率的问题,必须由较先进的流程强化技术才能向上提升SLC制程技术,单片容量目前已经很难再有大的突破,发展空间不大。
    MLC架构可以一次储存4个以上的充电值,因此拥有比较好的存储密度,但是MLC架构理论上只能承受约1万次的数据写入,而SLC架构可承受约10万次,是MLC的10倍。下面是一个关于SLC和MLC性能基本数据的表格:
 

    MLC闪存的读取性能需花费两倍长的时间,写入性能需花费四倍长的时间。SLC架构由于每Cell仅存放1bit数据,故只有高和低2种电平状态,使用1.8V的电压就可以驱动。而MLC架构每Cell需要存放多个bit,即电平至少要被分为4档(存放2bit),所以需要有3.3V及以上的电压才能驱动。
    SLC最大的优势在于其使用寿命长,是MLC的十倍以上。但是,根据摩尔定律,电子产品的更新速率是以月计算的,虽然MLC的数据写入次数只有一万次,但是对于大众用户来说已经足够了,因此SLC的优势并不明显,而且还要面临MLC低成本高容量的挑战。因此,MLC技术是未来NAND FLASH的发展趋势,随着越来越多公司参与技术更新,MLC在性能上会逐渐接近并超过SLC。除非设计中要求使用期限比较长,否则通常采用MLC架构。但是现在采用MLC架构的NAND FLASH产品容量最小为4Gbit,最大可以到256Gbit,随着SSD(Nand Flash-based Solid State Drive)硬盘的发展,MLC架构主要用于SSD上。

决定NAND型闪存的因素
1、页数量
    前面已经提到,越大容量闪存的页越多、页越大,寻址时间越长。但这个时间的延长不是线性关系,而是一个一个的台阶变化的。譬如128、256Mb的芯片需要3个周期传送地址信号,512Mb、1Gb的需要4个周期,而2、4Gb的需要5个周期。

2、页容量
     每一页的容量决定了一次可以传输的数据量,因此大容量的页有更好的性能。前面提到大容量闪存(4Gb)提高了页的容量,从512字节提高到2KB。页容量的提高不但易于提高容量,更可以提高传输性能。我们可以举例子说明。以三星K9K1G08U0M和K9K4G08U0M为例,前者为1Gb,512字节页容量,随机读(稳定)时间12μs,写时间为200μs;后者为4Gb,2KB页容量,随机读(稳定)时间25μs,写时间为300μs。假设它们工作在20MHz。

读取性能
    NAND型闪存的读取步骤分为:发送命令和寻址信息→将数据传向页面寄存器(随机读稳定时间)→数据传出(每周期8bit,需要传送512+16或2K+64次)。
K9K1G08U0M读一个页需要:
   5个命令、寻址周期×50ns+12μs+(512+16)×50ns=38.7μs
   K9K1G08U0M实际读传输率:512字节÷38.7μs=13.2MB/s。
K9K4G08U0M读一个页需要:
   6个命令、寻址周期×50ns+25μs+(2K+64)×50ns=131.1μs。
   K9K4G08U0M实际读传输率:2KB字节÷131.1μs=15.6MB/s
   因此,采用2KB页容量比512字节也容量约提高读性能20%。

写入性能
    NAND型闪存的写步骤分为:发送寻址信息→将数据传向页面寄存器→发送命令信息→数据从寄存器写入页面。其中命令周期也是一个,我们下面将其和寻址周期合并,但这两个部分并非连续的。
K9K1G08U0M写一个页需要:
    5个命令、寻址周期×50ns+(512+16)×50ns+200μs=226.7μs。
    K9K1G08U0M实际写传输率:512字节÷226.7μs=2.2MB/s。
K9K4G08U0M写一个页需要
    6个命令、寻址周期×50ns+(2K+64)×50ns+300μs=405.9μs。
    K9K4G08U0M实际写传输率:2112字节/405.9μs=5MB/s
   因此,采用2KB页容量比512字节页容量提高写性能两倍以上。

3、块容量
    块是擦除操作的基本单位,由于每个块的擦除时间几乎相同(擦除操作一般需要2ms,而之前若干周期的命令和地址信息占用的时间可以忽略不计),块的容量将直接决定擦除性能。大容量NAND型闪存的页容量提高,而每个块的页数量也有所提高,一般4Gb芯片的块容量为2KB×64个页=128KB,1Gb芯片的为512字节×32个页=16KB。可以看出,在相同时间之内,前者的擦速度为后者8倍。

4、I/O位宽
     以往NAND型闪存的数据线一般为8条,不过从256Mb产品开始,就有16条数据线的产品出现了。但由于控制器等方面的原因,x16芯片实际应用的相对比较少,但将来数量上还是会呈上升趋势的。虽然x16的芯片在传送数据和地址信息时仍采用8位一组,占用的周期也不变,但传送数据时就以16位为一组,带宽增加一倍。K9K4G16U0M就是典型的64M×16芯片,它每页仍为2KB,但结构为(1K+32)×16bit。
模仿上面的计算,我们可以知道:
K9K4G16U0M读一个页需要:
6个命令、寻址周期×50ns+25μs+(1K+32)×50ns=78.1μs。
K9K4G16U0M实际读传输率:2KB字节÷78.1μs=26.2MB/s
K9K4G16U0M写一个页需要:
6个命令、寻址周期×50ns+(1K+32)×50ns+300μs=353.1μs。
K9K4G16U0M实际写传输率:2KB字节÷353.1μs=5.8MB/s
可以看到,相同容量的芯片,将数据线增加到16条后,读性能提高近70%,写性能也提高16%。

5、频率
    工作频率的影响很容易理解。NAND型闪存的工作频率在20~33MHz,频率越高性能越好。前面以K9K4G08U0M为例时,我们假设频率为20MHz,如果我们将频率提高一倍,达到40MHz,则K9K4G08U0M读一个页需要:
6个命令、寻址周期×25ns+25μs+(2K+64)×25ns=78μs。
K9K4G08U0M实际读传输率:2KB字节÷78μs=26.3MB/s
可以看到,如果K9K4G08U0M的工作频率从20MHz提高到40MHz,读性能可以提高近70%。当然,上面的例子只是为了方便计算而已。在三星实际的产品线中,可工作在较高频率下的应是K9XXG08UXM,而不是K9XXG08U0M,前者的频率目前可达33MHz。
6、制造工艺
    制造工艺可以影响晶体管的密度,也对一些操作的时间有影响。譬如前面提到的写稳定和读稳定时间,它们在我们的计算当中占去了时间的重要部分,尤其是写入时。如果能够降低这些时间,就可以进一步提高性能。90nm的制造工艺能够改进性能吗?答案恐怕是否。目前的实际情况是,随着存储密度的提高,需要的读、写稳定时间是呈现上升趋势的。前面的计算所举的例子中就体现了这种趋势,否则4Gb芯片的性能提升更加明显。

    综合来看,大容量的NAND型闪存芯片虽然寻址、操作时间会略长,但随着页容量的提高,有效传输率还是会大一些,大容量的芯片符合市场对容量、成本和性能的需求趋势。而增加数据线和提高频率,则是提高性能的最有效途径,但由于命令、地址信息占用操作周期,以及一些固定操作时间(如信号稳定时间等)等工艺、物理因素的影响,它们不会带来同比的性能提升。

闪存行业概况
    在闪存领域里市场占有率最高的五大厂商为:三星、东芝、美光、海力士和英特尔。其中三星和东芝的市场占有率最大,但是英特尔与美光合资成立的IM NAND FLASH公司拥有强大的技术后盾,在34NM制程内与三星竞争。因此NAND FLASH生产厂商的竞争主要集中在技术上的竞争,同种类型的产品之间的差价很小,通常情况下选用三星的芯片,因为其在国内的市场占有率最高,货源充足。

NAND FLASH 选型
    在芯片选型时,首先考虑满足用户要求,然后在满足要求的基础上选择性价比最高的芯片。
在NAND FLASH 选型中,需要考虑的因素主要有:架构、容量、价格、使用寿命等。其实归结起来就是两点:容量和价格。因为像其他因素如尺寸多少nm,采用什么架构,决定了容量的大小,架构决定了使用寿命。以本次选型为例:
 

    上表列出的是当前市场上2Gbit容量的NAND主要款型。通过市场调研,三星的市场占有率最大,货源充足,相对于其他厂商有价格优势,因此选择三星的芯片作为开发板的NAND FLASH。
    具体比较K9F2G08ROA和K9F2G08UOA:由上表可以看出,ROA的供电电压为1.8V,UOA的电压为3.3V,ROA的功率要小,适用于对系统散热有要求的场合,在有的情况下需用电平转换模块;ROA的读写周期要比UOA要慢,并且ROA只适用于MCP(多芯片封装),而UOA可用多种封装模式,如TSOP1-48PIN和WSOP1等。
综合以上考虑,选择Samsung的K9F2G08UOA做为开发板的NAND FLASH 芯片。

小结:
如何对NAND产品进行选型,设计相关产品需要有掌握下列参数进行一下详细地分析:
1、容量问题,NAND的容量要多少M BIT,这个要在能满足系统的情况下尽可能选用低容量来节约成本。
2、 位宽,设计这需要根据自己的电路选用相对应位宽的NAND ,NAND目前都是8BIT位宽。
3 、电压,供电电压有3.3V和1.8V,需要根据具体要求确定NAND的电压,三星都有相对应的产品。
4 、NAND要确认是选用Large block还是Small block,Large和Small的划分基本上是以4Gbit为分界。
5 、ND产品市场竞争激烈,各大厂商会经常更新产品的制成,纳米技术的提升会带来成本的降低,所以在选择的时候一定要定期关注新版本的测试,其实新产品对于芯片本身没有任何变化,只是内部晶元会做一些调整而已。42纳米技术是目前比较常见的NAND产品。

NAND未来发展趋势
MLC架构
     基于MLC架构的SSD(solid state disk)固态存储器正在向传统的机械式硬盘挑战,而SanDisk和Toshiba开发的3-bit和4-bit存储单元更是比原来的2-bit存储单元在存储密度上有了很大提升,采用3-bit和4-bit存储的创新技术,并结合高级的40nm和30nm工艺, NAND闪存的晶圆利用率已经提升到超过250Mbit/mm2。不久前,2-bit多层单元(MLC)设计结合50nm到40nm工艺的设计让晶圆利用率达到了100到150Mbits/mm2。并且在数据传输速率上,SanDisk和Toshiba的43nm、4-bit单元的64Gbit NAND器件达到5.6 Mbytes/s。Hynix的48nm、3-bit单元的32Gbit NAND闪存达到5.5Mbytes/s。MLC架构将是下一阶段的新的技术制高点。

MCP多芯片封装
     在同一个封装内集成不同类型的存储器芯片,以提高存储器的可靠性,为设备制造商节省电路板空间。多片封装通常含有不同类型的存储器如SRAM、闪存或DRAM。多芯片封装需要数项关键性工艺支持,诸如晶圆薄化(wafer thinning)、再分布层(redistribution layer)、芯片切割(chip sawing)以及引线键合(wire bonding)。

新型物料和工艺的运用
    随着芯片尺寸缩小,需要更低的操作电压,并推动了更薄隧道电介质的需求,以将电荷传输至浮动栅或传输出浮动栅,但电介层较薄的话,可靠性就较低。在先进的工艺尺寸中,一个浮动栅的活动区域对存储单元晶体管的影响较小,但从控制到浮动栅的耦合比例需要保持恒定。所以,需要更薄的多晶硅层间介电质(IPD)。在有两种介电质情况下,介电常数更高(higher-k)的材料能减少有效电荷厚度,同时具有更大的物理厚度,并能维护更高的可靠性。然而,采用新型材料会给自身带来挑战,存储单元封装得更加紧密,会增加风险,导致一个浮动栅上的电荷会影响相邻存储单元的操作。最后,闪存的操作依赖于较高电压来写入或擦除存储单元。需要在给定硅片面积条件且无损存储单元效率的条件下,设计和应用能够转换电压的控制晶体管。

相变存储器(PCM)
    相变存储器(phase change memory),简称PCM,利用硫族化合物在晶态和非晶态巨大的导电性差异来存储数据的。在不久的将来闪存会遭遇严重的尺寸缩小限制,而新型相变存储材料,即使体积极其微小,该材料也会具有非常高的性能。相变存储器兼有NOR-type flash、memory NAND-type flash memory和 RAM或EEpROM相关的属性。
一位可变
    如同RAM或EEPROM,PCM可变的最小单元是一位。闪存技术在改变储存的信息时要求有一步单独的擦除步骤。而在一位可变的存储器中存储的信息在改变时无需单独的擦除步骤,可直接由1变为0或由0变为1。
非易失性
    相变存储器如NOR闪存与NAND闪存一样是非易失性的存储器。RAM需要稳定的供电来维持信号,如电池支持。DRAM也有称为软错误的缺点,由微粒或外界辐射导致的随机位损坏。早期Intel进行的兆比特PCM存储阵列能够保存大量数据,该实验结果表明PCM具有良好的非易失性。
读取速度
    如同RAM和NOR闪存,PCM技术具有随机存储速度快的特点。这使得存储器中的代码可以直接执行,无需中间拷贝到RAM。PCM读取反应时间与最小单元一比特的NOR闪存相当,而它的的带宽可以媲美DRAM。相对的,NAND闪存因随机存储时间长达几十微秒,无法完成代码的直接执行。
写入/擦除速度
    PCM能够达到如同NAND的写入速度,但是PCM的反应时间更短,且无需单独的擦除步骤。NOR闪存具有稳定的写入速度,但是擦除时间较长。PCM同RAM一样无需单独擦除步骤,但是写入速度(带宽和反应时间)不及RAM。随着PCM技术的不断发展,存储单元缩减,PCM将不断被完善。
缩放比例
    缩放比例是PCM的第五个不同点。NOR和NAND存储器的结构导致存储器很难缩小体型。这是因为门电路的厚度是一定的,它需要多于10V的供电,CMOS逻辑门需要1V或更少。这种缩小通常被成为摩尔定律,存储器每缩小一代其密集程度提高一倍。随着存储单元的缩小,GST材料的体积也在缩小,这使得PCM具有缩放性。
   目前英特尔和意法半导体已经推出了首款PCM,而其他厂商如恒忆、三星、奇梦达等巨头也正在抓紧研制PCM。PCM很可能成为下一代存储器。

开放式NAND闪存接口(OpenNANDFlashInterface,ONFI)
    开放式NAND闪存接口(ONFI)工作组专门致力于简化NAND闪存与消费电子设备、计算平台及工业系统的集成。ONFI 2.1版规范提出更简化的闪存控制器设计,提升了闪存接口的速度(注意与闪存的读写速度区分),把性能水平提高到新的范围层次——每秒166兆字节(MB/s)到200MB/s。在最新的IMX233开发板的原理图中,使用的NAND FLASH 芯片为三星的K9GAG08U0D,其中为ONFI接口扩展预留了位置。 

阅读(3076) | 评论(0) | 转发(4) |
给主人留下些什么吧!~~